Последовательностные функциональные узлы. Триггеры
Рассмотрим некоторые типы триггеров и их реализацию на логических элементах.
Прежде, чем рассматривать работу триггеров, необходимо разобраться в обозначениях входов и выходов подобных устройств.
- R (reset) – устанавливает положение 0, раздельный порт;
- S (set) – устанавливает положение 1, раздельный порт;
- J – порт универсальных защёлок, устанавливает статус 1;
- K – порт универсальных защёлок, устанавливает статус 0;
- T – счётный порт, меняет положение защёлки.
Информация. Высокий уровень потенциала на входе или выходе равняется логической единице, низкий – логическому нулю. У микросхем марки ТТЛ логической единицей считается потенциал от 2,4…5В, логическим нулём – 0…0,4 В при напряжении питания 5 В. Для логических сборок других серий диапазоны потенциалов могут отличаться.
У защёлки в наличии два выходных порта:
При единице на прямом (Q = 0) «защёлка» находится в состоянии «1». В случае низкого потенциала на выходе (Q = 1) статус защёлки – «0».
У инверсного выхода все наоборот. При нуле у выхода Q¯ переключатель находится в состоянии единицы. Инверсия положения нужна для внедрения различных схематических решений.
Читайте также: Что такое ротор и статор в двигателе: описание, принцип работы в асинхронных электродвигателях, их функции
Внимание! Типы портов определяют названия электронных переключателей, так, имея порта R и S, он носит имя RS-триггер.
Всё зависит от того, как посылается команда управления на изменение состояния «защёлки».
Синхронные устройства
- если на порту С присутствует ноль, статус триггера не меняется, поскольку информация с портов S и R не передаётся на защёлку;
- если на порту С появляется логическая единица, то переключатель принимает команды с S и R входов и меняет своё положение.
У таких схем повышенная помехоустойчивость, что выгодно отличает их от асинхронных устройств, последние могут перевернуться не только от сигнала, но и от помехи. Синхронная структура применяется в технике, связанной с преобразованием или обработкой цифровых данных.
Важно! При применении RS-защёлки с инверсными входами необходимо заменить элементы схемы «И» на элементы «И — НЕ».
Асинхронные модели
Тактовая синхронизация в данном случае не эффективна, потому асинхронные ячейки применяются в качестве асинхронных счётчиков, различных ключей, делителей частоты и им подобных схемных решений.
Комбинированные схемы
Модуль, состоящий из комбинации нескольких ячеек, называется комбинированным триггером. Возможны комбинации от двух и более функциональных ячеек.
Таблица комбинаций двух типов ячеек памяти
| Тип устройства | RS | R | S | E | JK | T | D | DV |
| RS | Х | Х | Х | Х | Х | Х | Х | |
| R | Х | Х | Х | Х | Х | Х | ||
| S | Х | Х | Х | Х | Х | |||
| E | Х | Х | Х | Х | ||||
| JK | Х | Х | Х | |||||
| T | Х | Х | ||||||
| D | Х | |||||||
| DV |
RS-триггер. Принцип работы, функциональные схемы, таблица переходов
- одноступенчатые защёлки, в которых содержатся элемент памяти и устройство управления, их маркируют буквой Т;
- двухступенчатые ячейки: статического и динамического управления, используются для защиты от гонок сигналов, обозначаются буквами ТТ;
- переключатели, имеющие сложную логику: одно,- и двухступенчатые соты.
Использование
В персональных компьютерах простые триггеры не используются. Причина заключается в малом операционном объеме памяти. Устройство обладает только ячейкой емкостью 1 бит, что очень мало для сложной вычислительной техники.
Кроме таблиц истинности, помогает разобраться в работе ячейки битовой памяти временная диаграмма. При этом на графике при изучении импульсов рассматривают следующие параметры:
- длительность импульса – временной интервал от фронта до спада;
- период – интервал от фронта предыдущего импульса до фронта последующего;
- скважность – отношение периода импульса к его длительности.
Диаграмма графически отображает сигнальные импульсы на входах и выходах в одних и тех же временных точках.
RS-триггер
Ттриггером RS-типа называют элементарный автомат с двумя устойчивыми состояниями, имеющих два информационных входа R и S такие, что при R=1 и S=0 триггер принимает состояние 0 (), а при S=1 и R=0 — состояние 1 (). В соответствии с состоянием, принимаемым триггером, вход S называют единичным входом триггера, а вход R — нулевым
Схема .RS-триггеров составляет основу для построения других триггерных схем, таких, как T-, D- и JK-триггеры.
На рис. 8 приведена реализация RS-триггера на элементах ИЛИ—НЕ, а на рис. 9 — на элементах И—НЕ.
Рис. 8 RS-триггера на элементах ИЛИ—НЕ : а) функциональная схема; б)условное графическое изображение; г) временные диаграммы работы
На условном графическом изображении (рис. 8,6) кружки на входах R, S показывают, что данный RS-триггер управляется инверсными сигналами (см. таблицу истинности табл.2).
Наиболее полное представление о работе триггеров дают временные диаграммы (рис. 8,г, 9,г), которые описывают не только значения выходных уровней в любой момент.
Рис. 9. RS-триггера на элементах И—НЕ : а) функциональная схема; б)условное графическое изображение; в) карта Карно; г) временные диаграммы работы
Из временных диаграмм видно, что длительность переключения tпер и минимальная длительность входного сигнала данных tвх.min для асинхронных RS-триггеров определяются средним временем задержки сигнала в логических элементах
Рис. 10. R-триггер на элементах И—НЕ a) функциональная схема;б) временные диаграммы работы
На рис. 11. показана схема S-триггера в базисе И—HE . Обратная связь с выхода элемента DD1 на вход элемента DD2 обеспечивает приоритет входу S, так как на вход DD2 поступает уровень = 0 , который для логического элемента И—НЕ является доминирующим и устанавливает на выходе элемента DD2 логическую «1».
Рис. 11 S-триггер на элементах И—НЕ a) функциональная схема;б) временные диаграммы работы
Схема, реализующая T-триггер в базисе логических элементов И—НЕ, и его временные диаграммы показаны на рис. 12. Дополнительные инверторы DD5, DD6 при S=R=1 блокируют сигналами = 0 и =0 логические элементы DD1, DD2, на выходах которых при этом устанавливаются уровни «логической 1», что соответствует режиму хранения ранее записанной информации.
Логическая схема и принцип работы RS триггера: таблица истинности
6) Триггеры DFFE и JKFFE из стандартной библиотеки Quartus II.
DFFE- триггер синхронизируется фронтом т.к. переключения выходного сигнала происходят в моменты перепада С из 0 в 1.
При PRN=0 и CLRN=0 (сигналы установки и сброса активны) сигнал на выходе равен нулю.
Асинхронные установки являются приоритетными над синхронными.
На втором такте триггер должен был переключиться в ноль, но этого не произошло из-за активного сигнала установки.
JKFFE-триггер переключается аналогично DFFE-триггеру. При подаче на входы J и K единиц триггер переключается в состояние противоположное предыдущему.
Для схемы RS-триггера на элементах И-НЕ можно реализовать асинхронную установку в 0 следующим образом:
Рис. 12. Временная диаграмма RS-триггера c асинхронными установками.
На 4 такте происходит удержание нуля с помощью сигнала CLRN, в то время как триггер должен переключиться в единицу.
